Режим триггера что это – .

Принцип работы триггера

В устройстве современной цифровой техники, триггер является одним из наиболее важных элементов, обеспечивающих ее работу. Он не играет роли базовой детали, поскольку его собственная логическая схема очень простая. Принцип работы триггера основан на его способности к запоминанию изменяющихся двоичных значений. На этом принципе было создано большое количество аналогичных устройств. Однако, в основе каждого такого прибора лежит конструкция простейшего RS-триггера.

Как устроен триггер

Благодаря RS-триггерам, стало возможным создание различных вычислительных устройств. Они одинаково используются в игровых приставках и в суперсовременных компьютерах.

Эти приборы имеют входы установки и сброса, обозначаемые соответственно, как S и R. Кроме того, здесь имеются выходы – прямой и инверсный, обозначаемые символом Q. Чтобы их не перепутать, над знаком инверсного выхода ставится черточка.

Любое из данных устройств является бистабильной системой, соблюдающей какое-либо устойчивое состояние в течение неограниченного времени.

В некоторых случаях, отдельные модификации триггеров могут выполняться с применением элементов 2И – НЕ. Их отличие от базовой модели заключается в возможности перевода в другое состояние или активации путем потенциала, которым обладает логический нуль. При использовании других элементов, активация производится с помощью логической единицы.

На практике, это выглядит следующим образом: когда на вход S подается положительный потенциал, то на прямом выходе образуется высокий потенциал, а на инверсном выходе – низкий. В результате, в ячейке памяти, которой является триггер, отложилась единица. При подаче высокого потенциала на вход R, устройство изменит свое состояние.

Как действует триггер

После того, как питание включено, прибор принимает какое-либо одно устойчивое состояние. В этом и заключается основной принцип работы триггера. Перевести его в другое состояние можно только путем нажатия кнопки другого входа и подачи на него напряжения. Таким образом, устройство может поочередно переводиться из одного устойчивого состояния в другое.

Чтобы преодолеть такой недостаток, как асинхронность, в сложных схемах подобных устройств осуществляется синхронизация с помощью тактовых импульсов, которые воздействуют на всю схему. Для выработки импульсов используется тактовый генератор. Установленное состояние триггера поддерживается сложной логической схемой, устанавливаемой на входе. Поэтому, прибор может изменить свое состояние только после формирования специального разрешительного сигнала.

electric-220.ru

Принцип работы и таблица истинности D-триггеров

Триггеры представляют собой электронные устройства, которые могут находиться в одном из двух состояний длительное время. При внешнем воздействии (подаче сигнала извне) они изменяют своё состояние. Благодаря этому свойству их называют логическими элементами с памятью.

Микросхема 4х д-триггер SO16

Выходные сигналы зависят не только от того, какие импульсы подаются на вход, но и от того, что в триггере хранилось перед этим.

Данные устройства используются в основном в микропроцессорной технике. Микросхемы, как правило, имеют в своём составе триггер или бистабильный элемент и управляющую систему.

Триггеры бывают двух типов: асинхронные, или нетактируемые, и синхронные, или тактируемые.

В асинхронном – переход из одного положения в другое выполняется фронтом или перепадом напряжения. То есть для того, чтобы осуществился переход, на управляющем входе должна быть смена 1 на 0 или 0 на 1.

Синхронный тип переключается в новое положение в том случае, когда на управляющий вход подаётся импульс.

Выпускаются нескольких типов:

  • RS-триггер;
  • D-триггер;
  • Т-триггер;
  • JS-триггер.

Устройство д триггера

В цифровой и вычислительной технике наиболее распространённым является d-триггер. Иначе его называют триггером задержки (от английского слова delay).

Для производства d-триггера обычно используются полевые или биполярные транзисторы, а также интегральные микросхемы.

Для управления логическими элементами используются входы, которые делятся на информационные и вспомогательные. Информационные – воспринимают управляющие импульсы. В зависимости от его значения, в д-триггер записывается то или иное значение. Вспомогательные – предназначены для синхронизации работы.

Слово «задержка» в названии характеризует то, что поступивший информационный сигнал задерживается в нём ровно на один такт. Время задержки зависит от частоты импульсов синхронизации.

Схематическое изображение d-триггера

На картинке выше символом D обозначен информационный или вход данных, а С – тактовый или синхронизирующий. На информационный – подаётся информационный сигнал, который необходимо сохранить в д-триггере, а на тактовый вход подаётся тактовый импульс, в зависимости от значения которого определяется режим д-триггера: режим записи или режим хранения.

Принцип работы

Логическое устройство будет находиться в устойчивом положении в том случае, если на С=0. В этом случае импульсы, подающиеся на информационный D-вход, никак не влияют на прибор, и выходной импульс определяется записанным ранее значением. Если С=1, то выходной сигнал будет зависеть от того, какой т подан на информационный D-вход. Если D=1, то на выходе будет 1, если D=0, то на выходе будет 0.

Таблица истинности будет иметь вид

Входной сигнал Выходной сигнал Режим работы
С D Q
0 0 определяется предыдущим состоянием Хранение информации
0 1 определяется предыдущим состоянием
1 0 0 Запись информации
1 1 1

Внимание! Логический компонент хранит информацию только при подаче нулевого значения на C-вход.

Д-триггер выполняется двух типов: с управлением по уровню и с управлением по фронту.

Элементы с управлением по уровню

Временная диаграмма работы прибора со статическим управлением (по уровню сигнала) изображена на рисунке ниже.

Временная диаграмма работы d-триггера со статическим управлением

При статическом управлении переход из одного состояния в другое выполняется по уровню. Сигнал с D-входа будет записываться только при высоком уровне на тактовом C-входе.

Элементы с управлением по фронту

Данный тип логического устройства срабатывает при переходе с одного уровня на другой. Срабатывание может выполняться в двух случаях: по переднему и заднему фронту. По переднему, если переход выполняется от 0 к 1, и по заднему, если от 1 к 0.

Чтобы переключить d-триггер в нужное нам положение, сначала подаётся 0 или 1 на информационный D-вход. Если необходимо на выходе получить единицу, то D=1, если нужно, чтобы был на выходе ноль, то на D=0.

Затем на С-вход подаётся тактовый импульс. По его изменению элемент переключится в нужное нам состояние. При этом сигнал, который подаётся на D-вход, будет сохранён.

Такая логика работы делает электронный компонент очень удобным для хранения одного разряда двоичного числа (0 или 1). Причём, это состояние д-триггер будет сохранять до тех пор, пока не поступит следующий бит информации.

Временная диаграмма работы d-триггера с динамическим управлением

Для сброса д-триггера нужно, чтобы на входах D=0, а С=1. Однако таким образом не всегда можно управлять состоянием, поэтому в схемах используют компоненты с тремя входами.

Схематичное изображение d-триггера с тремя входами

В этом случае добавляется третий R-вход, который отвечает за сброс информации.

Схема реализации d-триггера

Реализация д-тригера может выполняться на основе ТТЛ (транзисторно-транзисторная логика) элементов,  а также логических элементах КМОП.

Большинство микросхем относятся к компонентам с комплиментарной структурой – металл-оксид-полупроводник (КМОП). Данная технология основывается на использовании полевых транзисторов с изолированными затворами.

Реализация д-триггера на ТТЛ элементах приведена на рисунке ниже.

Схема устройства на ТТЛ-элементах

Если в логическом элементе D-вход соединить с инверсным выходом, то в этом случае прибор можно использовать в качестве счётного или Т-триггера. В этом случае при подаче импульса на С-вход логический компонент переходит в противоположное положение.

В сети интернет имеются сайты с сервисами, на которых можно просмотреть результат работы разного вида триггеров. Тип устройства выбирается из соответствующего списка.

Демонстрация работы устройств

Триггеры являются важной компонентой для создания различных микросхем. Их использование позволяет выполнять устройства с цифровой памятью. В микропроцессорной технике они являются основой для реализации электронных компонентов оперативной памяти. Их используют в регистрах сдвига и регистрах хранения.

Видео

Оцените статью:

elquanta.ru

D – триггеры

D– триггеры имеет один
информационный вход (D-
вход) для установки в “1” или “0” и
вход синхронизации С (происходит от
словаdelay
задержка
)

ОсобенностьD–
триггеров:

Сигнал на входе Qв тактеt+ 1 повторяет входной
сигналв предыдущем тактеи сохраняет (запоминает) это состояние
до следующего тактового импульса, т.
е.D– триггер задерживает
на один такт информацию, существовавшую
на входеD.

Закон функционирования D– триггера:

Структурная схема D–
триггера и условные значения

а) – со статическим управлением

б) – с динамическим управлением

Таблица истинности.

Такт t

Такт t+ 1

C

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

При С = 0 состояние Тг устойчиво и не
зависит от уровня сигнала на информационном
входе D.

Сокращенная таблица

Такт
t

Такт
t+ 1

0

0

1

1

D– триггер можно образовать
из любого синхронногоRS- илиJK– триггера, если
на их информационные входы одновременно
подавать взаимно инверсные сигналыDи.

Хранение информации D–
триггерами обеспечиваются за счет
цепей синхронизации, поэтому все
реальныеD– триггеры –тактируемые.

Управление может быть статическим,
динамическим и двухступенчатым.

Временная диаграмма

Минимальный интервал времени между
двумя тактовыми импульсами, при котором
Тг работает без сбоев

Соответственно максимальная частота
переключателей

Dv – триггеры

DV– триггер представляет
собой модификациюD–
триггера. Их логические функции
определяются наличием дополнительного
разрешающего входаV,
играющего роль разрешающего по отношению
ко входуD.

ПриV= 1 триггер работает какD– триггер

При V= 0 — переходит в
режим хранения информации независимо
от состояния входаD.

Управление функционированием DV– триггера имеет следующий вид:

Наличие V– входа расширяет
функциональные возможностиD– триггера, позволяя в нужный момент
времени сохранять информацию на выходах
в течение нужного числа тактов.

Поскольку вход V–
подготавливающий, сигналV= 1должен перекрывать по длительности
оба фронта тактового импульса.

Наиболее удобны эти триггеры в
быстродействующих схемах, поскольку
передача информации происходит по
одному входу, т. е. исключено состязание
сигналов
.Основные применения:
запоминание информации в качестве
разряда регистра или счетчика.

T – триггер (счетный триггер)

T– триггер имеет один
информационныйT– вход
(toggle- чека) и отличается
простотой действия.

Информация на выходе такого триггера
меняет свой знак на противоположный
при каждом положительном (или
отрицательном) перепаде напряжения
на входе.

В сериях выпускаемых микросхем таких
триггеров, как правило, нет. Но они могут
быть созданы на базе других триггеров.

На основе D– триггера
Временная диаграмма

T– триггер – единственный
вид триггера, текущее состояние которого
определяется не информацией на входах,
а состояние в предыдущем такте.

Уравнение T– триггер
имеет вид:

Как видно из временной диаграммы частота
на выходе T– триггер в
два раза ниже частоты сигнала на входе,
поэтому такой триггер можно использовать
как делитель частоты и двоичный счетчик.

Состояние счетных триггеров
Сокращенная таблица
состояний

T– триггер с
прямым

динамическим управлением.

studfiles.net

Триггеры. Принцип работы | HomeElectronics

Всем доброго времени суток! Сегодняшний мой пост посвящён цифровым микросхемам, которые имеют память. Подобно тому, как человек помнит события из своей жизни, так и эти микросхемы могут долго хранить заложенную в них информацию, а когда необходимо выдавать её.

Такими цифровыми микросхемами являются триггеры (англ. – Trigger или Flip-Flop). В отличие от простых логических микросхем, которые называют комбинационными (НЕ, И-НЕ, ИЛИ и другие) и их сигналы на выходе чётко соответствуют сигналам на входе, то триггеры относятся к последовательным или последовательностным микросхемам, уровень выходного напряжения которых, зависит от того в какой последовательности поступали сигналы на вход триггера. С помощью триггеров строят более сложные цифровые микросхемы.

Сигналы, поступившие на вход триггера, могут храниться только до тех пор, пока на него подается напряжение питания. После каждого включения триггера на его выходах появляются случайные логические уровни напряжения. Триггеры обладают очень высоким быстродействием, сравнимым с задержками при переключении простейших логических элементов, однако объём хранимой информации мал. Один триггер может хранить только один сигнал или бит.

Внутреннее устройство триггера

Не вдаваясь в глубину схемотехники триггера, скажу сразу, что простейший триггер представляет собой схему из двух логических элементов, взаимодействуя между собой с помощью положительной обратной связи, которая обеспечивает нахождения выходов триггера в одном их двух логических состояний неограниченное время.

Схема триггерной ячейки на логических элементах (RS триггер).

Схема на рисунке выше представляет простейший триггер (или триггерная ячейка), который имеет два входа и два выхода. Входы триггера реагируют на низкий логический уровень: вход R – сброс (англ. Reset – сброс) и вход S – установка (англ. Set – установка), выходы: прямой Q (англ. Quit – выход) и инверсный –Q.

Как говорилось выше, входы триггера R и S реагируют на низкий логический уровень и сигналы на них должны поступать с некоторой разницей во времени. Опишем работу данной схемы. Когда на обоих входах триггера присутствует низкий логический уровень, то это никак не отразится на уровне напряжения на выходах. Когда на вход S поступит сигнал лог. 1, то на выходах Q будет лог. 0, а на –Q – лог. 1. Если теперь на вход R триггера поступит лог. 1, то выходные сигналы не изменятся. И наконец если изменить уровень сигнала на входе S с высокого на низкий уровень, то на выходе триггера Q будет лог. 1, а на –Q – лог. 0. Таким образом, для данной триггерной ячейки можно составить таблицу истинности.

Таблица истинности триггерной ячейки (RS триггер).

Входы Выходы
R S Q -Q
0 0 Не определено
0 1 0 1
1 1 Без изменений
1 0 1 0

Схемы с такой таблицей истинности называются RS триггерами. RS триггеры служат основой для многих динамических устройств: делители частоты, счётчики, регистры. Кроме вышеописанного RS триггера существует ещё несколько типов триггеров, которые отличаются методом управления, входными и выходными сигналами. Все современные триггеры объединены в серии цифровых микросхем:

  • RS триггеры – самый простой и редко используемый триггер, имеет обозначение ТР;
  • JK триггер – имеет сложное управление, обозначение ТВ;
  • D триггер – самый распространённый и имеет сложность среднюю, обозначение ТМ;

RS триггеры

Рассмотрим принцип работы RS триггера возьмём микросхему К555ТР2.

Обозначение RS триггера К555ТР2

Данная микросхема имеет 4 RS триггера, два из которых имеют по одному R входу и одному S входу, а два других – по одному R входу и по два S входа, объединенных по функции И. Все 4 RS триггера данной микросхемы имеют по одному прямому выходу. Принцип работы данных триггеров не отличатся от триггерной ячейки описанной выше. Импульс с низким уровнем на входе триггера R приводит состояние выхода к низкому уровню, а импульс с низким логическим уровнем на входе триггера S – состояние выхода в высоком логическом уровне. В случае появления одновременных сигналов на входах триггера переводит его выход в состояние лог. 1, а после окончания импульсов в одно из устойчивых состояний.

JK триггер

Микросхема типа К555ТВ9, является представителем семейства JK триггеров, который имеет следующий принцип работы.

Обозначение JK триггера К555ТВ9.

Микросхема К555ТВ9 содержит два JK триггера. Триггеры данного типа сложнее по устройству и по управлению по сравнению с RS триггером. В дополнение к стандартным входам R и S, которые работают аналогично с RS триггером, в JK триггере имеются информационные входа J и K, а также вход синхронизации С.

Таблица истинности JK триггера.

Входы Выходы
-S -R C J K Q -Q
0 1 Х Х Х 1 0
1 0 Х Х Х 0 1
0 0 Х Х Х Не определено
1 1 1→0 1 0 1 0
1 1 1→0 0 1 0 1
1 1 1→0 0 0 Не изменяется
1 1 1→0 1 1 Меняется на
противоположное
1 1 1 Х Х Не изменяется
1 1 0 Х Х Не изменяется
1 1 0→1 Х Х Не изменяется

Принцип работы JK триггера следующий. Вход R триггера служит для перевода прямого выхода в лог.1, а вход S триггера – в состояние лог.0. Вход С (англ. Clock – часы)служит для тактирования JK триггера, то есть все изменения выходов происходят только когда на входе С сигнал изменяется с высокого уровня на низкий. Информационные входа J (англ. Jump – прыжок) и К (англ. Kill – убить) работают следующим образом: если на J лог.1 и на К лог.0, то по импульсу со входа С на Q будет лог.1 и на –Q будет лог.0. Для изменения уровня сигнала на выходах на противоположные необходимо на J подать лог.0, а на К лог.1, тогда по импульсу на входе С состояние выходов измениться.

D триггер

D триггер является самым используемым, а по управлению он занимает промежуточное положение между RS триггером и JK триггером. Представителем D триггеров является микросхема К555ТМ2.

Обозначение D триггера микросхемы К555ТМ2

В составе данной микросхемы содержится два D триггера, которые имеют два входа сброса и установки R и C, информационный вход D (англ. Dalay – задержка) триггера и один тактируемый вход С триггера, а также два выхода: прямой Q и инверсный –Q. Как и все триггеры, у которых имеется тактируемый вход С, принцип работы D триггера основан на переключении уровней напряжений на выходе триггера только стробированием по входу С. Таким образом можно составить таблицу истинности D триггера.

Таблица истинности D триггера

Входы Выходы
-S -R C D Q -Q
0 1 X X 1 0
1 0 X X 0 1
0 0 X X Не определено
1 1 0→1 0 0 1
1 1 0→1 1 1 0
1 1 0 Х Не меняется
1 1 1 Х Не меняется
1 1 1→0 Х Не меняется

D триггер является наиболее универсальным потому, что данным триггером можно заменить все остальные RS триггеры и JK триггеры. Для замены RS триггера необходимо просто не использовать входы D и C входы D триггера, а относительно JK триггера, то для большинства схем одной пары входов вполне достаточно. Ниже приведены схемы замены триггеров

Схема замены D триггером: RS триггера (слева) и JK триггера в счётном режиме (справа).

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

Скажи спасибо автору нажми на кнопку социальной сети

www.electronicsblog.ru

RS-триггер. Принцип работы RS-триггера. Схема :: SYL.ru

RS-триггер представляет собой простейший управляющий автомат, реализованный обычно в виде цифровой электронной схемы, относящийся к классу последовательностных схем. Как известно, в цифровой схемотехнике к функциональным устройствам последовательностного типа относятся регистры, счетчики, генераторы чисел и управляющие автоматы, включая триггеры разных видов.

Место триггеров в цифровой схемотехнике

В отличие от комбинационных логических схем, которые изменяют состояние в зависимости от фактических сигналов, поданных на их входы в определенное время, последовательностные логические имеют некоторую форму присущей им встроенной «памяти», так что они могут учитывать как предыдущее, так и фактическое состояние их входов и выходов. Общая структурная схема последовательностного устройства показана ниже.

RS-триггер как цифровой управляющий автомат включает собственно память и комбинационную схему управления на типовых лигических элементах, реализующую его входной логический алгоритм. Если рассматривать эту схему применительно к простейшим схемам триггеров, то они не имеют структурно выделенной памяти в виде какой-то специализированной микросхемы или схемного узла. Память триггера существует на уровне функции, она словно встроена в алгоритм работы его комбинационной схемы управления. Проявлением этой «памяти» является так называемая бистабильность триггера, выходы которого могут находиться в одном из двух основных состояний: логической единицы (далее — 1) или логического нуля (далее — 0). Установившиеся значения своих выходов триггер запоминает («защелкивает» их) и сохраняет, пока не возникнет очередное изменение его входных сигналов.

Классификация

Если стандартные логические элементы являются строительными блоками комбинационных схем, бистабильные схемы, включая и RS-триггер, являются основными компонентами построения последовательностных логических устройств, таких, как регистры хранения данных, регистры сдвига, устройства памяти или счетчики. В любом случае рассматриваемые триггеры (разумеется, как и все последовательностные схемы) могут быть выполнены в виде следующих основных типов:

1. Асинхронный RS-триггер – схема, которая изменяет состояние сразу при изменении входных сигналов. Для рассматриваемого типа устройств ими являются сигналы на информационных входах R (сброс) и S (установка). Согласно установившейся практике, соответствующие входы называют так же, как и сигналы на них.

2. Синхронный RS-триггер, управляемый статически, работа которого синхронизирована с уровнем определенного тактового сигнала.

3. Триггер по п.2 с динамическим управлением, работа которого синхронизирована с моментами появления фронтов (или спадов) тактового сигнала.

Таким образом, если изменения состояния выходов происходят только при наличии тактового сигнала, который подается на отдельный тактовый вход C, то триггер является синхронным. В противном случае схема считается асинхронной. Чтобы сохранить свое текущее состояние, последовательностные схемы используют обратную связь, т. е. передачу части выходного сигнала на ее вход.

RS-триггер на логических элементах

Простейший способ его сделать – соединить вместе пару двухвходовых логических элементов И-НЕ. При этом обратная связь с выхода одного элемента подается на вход другого (см. схему ниже).

Как правило, в данной схеме входные сигналы показывают инверсными (с верхним подчеркиванием), хотя в дальнейшем при анализе работы используют обозначения прямых (неинвертированных) входов. Это сильно затрудняет понимание логики работы триггера. Поэтому мы не будем вводить инвертирование входов на этапе рассмотрения работы схемы на элементах И-НЕ, а учтем это в дальнейшем при ее модификации.

Сколько входов и выходов имеет RS-триггер? Из схемы выше видно, что он содержит S-вход и R-вход, которые служат, соответственно, для установки и сброса схемы, а также прямой Q и инверсный Q̃ выходы. Но данный простейший триггер относится к виду асинхронных, его условное обозначение показано ниже.

В синхронном устройстве имеется еще и вход C для тактовых импульсов.

Состояние «Установлен»

Рассмотрим, как происходит работа RS-триггера в этом состоянии, задаваемом значениями R = 0 и S = 1. Поскольку на вход R элемента И-НЕ Y подан уровень 0, то Q̃ =1 (логика И-НЕ). С выхода Y сигнал Q̃ также подан обратно на элемент X (вход «A»). Поскольку S = A = 1, то Q = 0.

Если устанавливается R = 1, а вход S по-прежнему равен 1, то на входах Y имеем B = 0 и R = 1, а его выход Q̃ =1, т. е. он не изменился. Итак, если S = 1, то RS-схема триггера «защелкивается» в состоянии «Установлен» Q = 0 и Q̃ = 1, а смена сигнала R его не изменяет.

Состояние «Сброшен»

В этом втором устойчивом состоянии Q̃ = 0, а Q = 1, и задается оно входами R = 1 и S = 0. Поскольку у элемента Х вход S = 0, то его выход Q =1 (логика И-НЕ). Сигнал Q подается обратно на элемент Y (вход «В»), и так как R = B = 1, то Q̃ = 0.

Если S становится равен 1 при R = 1, то Q̃ остается равен лог 0, т. е. он не изменяется. Итак, при R =1 схема триггера снова «защелкивается» в состоянии «Сброшен» Q̃ = 0 и Q = 1, сохраняемом при любом сигнале S.

Сводим результаты в таблицу

Мы можем определить состояние сигналов Q и Q̃ по следующей таблице истинности:

Состояние S R Q Описание
Установка 1 0 0 1 Выход Q̃ =1
1 1 0 1 без изменений
Сброс 0 1 1 0 Выход Q̃ =0
1 1 1 1 без изменений
Недопустимое 0 0 1 1 состояние ошибки

Видно, что когда S = R = 1, то Q и Q̃ могут быть равны как 1, так и 0 (но не одновременно!) в зависимости от уровней входов S или R перед возникновением данного состояния выходов. Таким образом, при условии S = R = 1 нельзя изменить состояние выходов Q и Q̃. Оно может измениться только при смене уровня с 1 на 0 на одном из входов.

Значение S = R = 0 является нежелательным или недопустимым состоянием, и его следует избегать. Состояние S = R = 0 вызывает установку обоих выходов Q и Q̃ на уровне 1, в то время как состояние Q̃ всегда должно быть обратно Q. Результатом является то, что триггер теряет контроль над Q и Q̃, и если два входа теперь перейдут к состоянию 1, то схема становится неустойчивой и переключается в неопределенное состояние.

Диаграмма переключения RS-триггера

Сказанное в предыдущем разделе иллюстрирует следующая диаграмма переключения.

Как видно, при S = R = 0 возникает дисбаланс (неопределенность) состояния выходов. Он может привести к переключению одного из выходов быстрее, чем другого, в результате чего произойдет переключение триггера в то или иное состояние, которое может не совпадать с требуемым, и данные будут повреждены. Это неустойчивое состояние обычно называют мета-стабильным.

Таким образом, подобный триггер-защелка может быть переведен в состояние «Установлен» путем подачи 0 на его S-ввод (при наличии 1 на R-вводе) и переведен в состояние «Сброшен» подачей 0 на R-ввод (при наличии 1 на S-вводе). Триггер входит в неопределенное состояние (мета-стабильное), если на оба его входа одновременно подается уровень 0.

Переключение состояния выходов происходит с небольшой задержкой относительно изменения сигнала на одном из входов без использования тактового сигнала. Следовательно, рассмотренная выше схема представляет асинхронный RS-триггер.

Модифицируем схему триггера

Как мы видели выше, базовые элементы И-НЕ рассмотренного RS-триггера работают так, что при его установке Q̃ = 1 и Q = 0, а при его сбросе Q̃ = 0 и Q = 1, хотя логичнее было бы в первом состоянии иметь Q = 1, а во втором — Q = 0. При этом еще и получается, что смена состояний происходит при падении уровня сигнала с 1 до 0.

Таким образом, для правильной работы схемы триггера его входные сигналы нужно проинвертировать. Тогда переключения его состояний будут происходить при подаче положительных входных сигналов. Для этого в схему нужно добавить два дополнительных И-НЕ элемента, присоединенных как инверторы к S̃- и R̃-входам, как показано на рисунке ниже. Здесь на входах элементов И-НЕ уже представлены инверсные входные сигналы.

Так же, как и с использованием И-НЕ элементов, можно построить простой RS-триггер с использованием двух ИЛИ-НЕ элементов, соединенных по такой же схеме. Она будет работать аналогичным образом, как и рассмотренная выше схема И-НЕ. При этом активным является высокий уровень сигналов на входах, а недопустимое состояние возникает, когда на оба входа подан уровень логической «1», как это показано в таблице истинности на рисунке ниже.

Как синхронизировать работу триггера

Иногда желательно в последовательностных логических схемах иметь бистабильный триггер, изменяющий свое состояние, когда соблюдены определенные условия, независимо от состояния S- или R-входов. Такая схема может быть создана подключением двухвходного элемента И последовательно с каждого входом триггера. Объединив два входа элементов И, получим новый вход триггера. Добавление его означает, что выходы Q и Q̃ изменяют состояние, когда сигнал на нем является высоким, и, следовательно, он может быть использован в качестве тактового C-ввода, как показано на рисунке ниже.

Когда сигнал на С-входе находится на уровне 0, то выходы двух элементов И — также на уровне 0 (логика элемента И), независимо от состояния двух входов S и R, а два выхода Q и Q̃ «защелкнуты» в последнем установившемся состоянии. Когда сигнал на С-входе изменяется на уровень 1, то схема отвечает как обычный бистабильный триггер, становясь прозрачной для установки и сброса состояний.

Этот дополнительный C-вход также может быть подключен к выходу генератора тактовой частоты синхронизации, образуя тогда синхронный RS-триггер. Таким образом, данная схема работает как стандартная бистабильная триггерная «защелка», но выходы активируются только тогда, когда уровень 1 подан на C-вход, и отключаются при появлении уровня логического нуля.

Регистры на триггерах

RS-триггер способен сохранять 1 бит цифровой информации. Если необходимо хранить несколько бит, например, цифровое двоичное слово из нескольких двоичных разрядов (в микроконтроллерах обычно 8 или 16), то триггеры могут соединяться параллельно, образуя регистры. Это простейшие устройства для временного хранения набора двоичных цифровых разрядов, в которых каждый триггер сохраняет значение одного разряда (0 или 1. т. е. один бит). Так, показанный ниже 4-разрядный регистр на RS-триггерах содержит четыре отдельных триггера.

Любое двоичное число от (0000)2 до (1111)2 может быть сохранено в этом регистре просто путем установки или сброса соответствующего триггера. Давайте предположим, что первый триггер установлен (Q1 = 1), второй сброшен (Q2 = 0), третий также сброшен (Q3 = 0), а четвертый установлен (Q4 = 1). Тогда двоичное число, записанное в регистр, будет (1001)2.

Кроме параллельных регистров, предназначенных для хранения цифровых слов, на RS-триггерах делаются и так называемые регистры сдвига, в которых разряды цифрового слова последовательно с приходом каждого тактового импульса сдвигаются влево или вправо на один разряд. Схема такого устройства на синхронных триггерах показана ниже.

Подобные регистры находят применение в схемах последовательных интерфейсов, когда поступающие из управляющего контроллера цифровые слова побитно передаются в линию связи.

www.syl.ru

Триггеры

Триггер– это устройство
последовательностного
типа с двумя устойчивыми состояниями
равновесия, предназначенного для записи
и хранения информации.

Основные свойства триггеров:

  1. Способность длительно оставаться в
    одном из двух возможный устойчивых
    состояний и скачком чередовать их под
    воздействием выходных сигналов.

  2. способность запоминать информацию –
    т.е. оставаться в заданном состоянии и
    после прекращения действия переключающего
    сигнала. Если принять одно из состояний
    Тг за “1”, а другой за “0” можно считать,
    что Тг хранит (помнит) один разряд числа,
    записанного в двоичном коде.

По способу записи информации триггеры
делят на:

  1. асинхронные;

  2. синхронизируемые (тактируемые).

В асинхронныхтриггерах
информация может записываться непрерывно
и определяться информационными сигналами,
действующими на входах в данный момент
времени.

В синхронныхтриггерах информация
записывается в триггер только в момент
действия, так называемого синхронизующего
сигнала. По мимо информационных входов
синхронизуемые триггеры имеют тактовый
вход (вход синхронизации). Как травило
Тг имеет два выхода: прямойQг
и инверсныйQi.

В цифровой технике приняты следующие
обозначения триггера:

S(set) –
раздельный вход установки в единичное
состояние (напряжение высокого уровня
на прямом выходеQ).

R(reset) –
раздельный вход установки в нулевое
состояние (напряжение низкого уровня
на прямом выходеQ).

D(data) –
информационный вход (на него подается
информация, предназначенная для занесения
в Тг).

C– вход синхронизации.

T– счетный вход.

V– вход, разрешающий
прием информации.

J– вход установкиJKтриггера в состояние “1”.

K– вход установкиJKтриггера в состояние “0”.

Входы VиCотносятся к управляющим входам, остальные
к информационным.

К триггерам относятся различные виды
устройств, различающиеся между собой
по выполняемым функциям схемному
исполнению, способам управления,
электрическим и конструктивным
параметрам.

Асинхронный rs – триггер

В зависимости от логической структуры
различают RS– триггеры
с прямыми и инверсными входами.

Триггеры такого типа построены на 2
логических элементах:
ИЛИ – НЕ —
триггер с прямыми входами (рис. 1).

И – НЕ — триггер с инверсными входами
(рис. 2).

Выход каждого из элементов подключен
к одному из входов другого элемента, т.
е. Элементы охвачены перекрестной
положительной обратной связью.

RS– триггер обладает
двумя устойчивыми состояниями за счет
связи выхода каждого элемента с одним
из входов другого.

Рассмотрим таблицы истинности каждого
из триггеров.

Обозначим
– уровни, которые были на входах Тг до
подачи на его входы так называемых
активных уровней.

Активными
называют
логический уровень, действующий на
входе логического элемента и однозначно
определяющий логический уровень
выходного сигнала (независимо от
логических уровней, действующих на
основных входах).

Для элементов ИЛИ – НЕ – активный
уровень “1”.

Для элементов И – НЕ – активный уровень
“0”.

Уровни , подача которых на один
из входов не приводит к изменению
логического уровня на выходе элемента
называютпассивными.

Уровни
иобозначают логические уровни на выходах
триггера после подачи информации на их
входы.

RS – триггер

S

R

0

1

0

1

0

1

1

0

0

1

1

0

0

0

0

1

0

1

1

1

0

1

н/о

н/о

0

1

1

0

0

1

1

0

1

0

1

0

0

0

1

0

1

0

1

1

1

0

н/о

н/о


триггер

0

1

0

1

1

0

1

0

0

1

0

1

0

0

0

1

н/о

н/о

1

1

0

1

0

1

0

1

1

0

1

0

1

0

1

0

0

1

0

0

1

0

н/о

н/о

1

1

1

0

1

0

Для RS– триггера

Режим S= 1;R= 0 – режим записи 1.

Режим S= 0;R= 0 – режим хранения.

Режим S= 0;R= 1 – запрещающий режим.

Для
– триггера

Режим
= 0;= 1 – режим записи.

Режим
= 1;= 1 – режим хранения.

Режим
= 0;= 0 – запрещающий режим.

При R=S=
1 (==
0) состояние триггера будет неопределенным,
так как во время действия информационных
сигналов логические уровни на выходах
триггера одинаковы (==
0), а после окончания их действия триггер
может равномерно принять любое из
устойчивых состояний. Поэтому такая
комбинация является запрещенной.RS– триггеры самостоятельно практически
не используются в следствие низкой
помехоустойчивости.

Временная диаграмма действия RS– триггера

Таблица истинности RS–
триггера (минимизированная форма)

Такт t

Такт t+ 1

0

0

0

1

1

1

0

0

1

1

н/о

Как самостоятельные изделия асинхронные
RS– триггеры находят
применение в роли ключей, компилятора,
распределителей и т. п., формирователей
импульсов от механических контактов.

Примером RS– триггера
промышленного производства является
ИС 561ТР2.

В одном корпусе ИС содержатся четыре
независимых одинаковых триггера.

Характерная
особенность
— наличие третьего
состояния при котором выходы триггеров
отключаются от выходов в микросхему.

Логическая структура Условное
изображение

одного триггера микросхемы

Выходной инвертор служит буфером между
T2 и последовательным
каскадом.

V– общий разрешающий
вход (управляет всеми четырьмя ключами).
ПриV= “1” ключи проводят
информацию, а приV= “0”
информация на выходах отсутствует.

Таблица истинности

V

0

0

1

0

1

1

0

1

x

1

1

x

x

0

z

В некоторых сериях RS–
триггеры как самостоятельные изделия
отсутствуют.

Такие триггеры легко собрат из обычных
логических элементов. Кроме того в
более сложных триггерах имеются побочные
входы SaиRa, обладающие приоритетом, позволяющие
в любой момент времени установить Тг
в “1” или “0” независимо от состояния
других входов.

studfiles.net

Триггер Википедия

RS-триггер
(R1, R2 = 1 kΩ, R3, R4 = 10 kΩ).

Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном е.

При включении питания триггер непредсказуемо принимает (с равной или неравной вероятностью) одно из двух состояний. Это приводит к необходимости выполнять первоначальную установку триггера в требуемое исходное состояние, то есть подавать сигнал сброса на асинхронные входы триггеров, счётчиков, регистров, и т. д. (например, с помощью RC-цепочки), а также учитывать, что ячейки ОЗУ, построенного на триггерах (память статического типа), содержат после включения произвольную информацию.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые транзисторы), в прошлом — электромагнитные реле, электронные лампы. С появлением технологии производства микросхем малой и средней степени интеграции был освоен выпуск обширной номенклатуры триггеров в интегральном исполнении. В настоящее время логические схемы, в том числе с использованием триггеров, создают в интегрированных средах разработки под различные программируемые логические интегральные схемы (ПЛИС). Используются, в основном, в вычислительной технике для организации компонентов вычислительных систем: регистров, счётчиков, процессоров, ОЗУ.

ru-wiki.ru

Читайте также:

Отправить ответ

avatar
  Подписаться  
Уведомление о